/*
 * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved.
 * File name     :  ddrc_dmc_reg_offset.h
 * Description   :  SPU DDRC DMC 寄存器偏移
 * History       :  2023/04/19 11:17:48 Create file
 */

#ifndef __DDRC_DMC_REG_OFFSET_H__
#define __DDRC_DMC_REG_OFFSET_H__

/* DMC Base address of Module's Register */
#define CSR_DMC_BASE                     (0x0)

/******************************************************************************/
/*                      DMC Registers' Definitions                            */
/******************************************************************************/

#define DDRC_CTRL_SREF_REG             (CSR_DMC_BASE + 0x0)   /* DDRC自刷新控制寄存器。 */
#define DDRC_CTRL_INIT_REG             (CSR_DMC_BASE + 0x4)   /* DDRC初始化控制寄存器。 */
#define DDRC_CTRL_DDRRST_REG           (CSR_DMC_BASE + 0x8)   /* 复位控制寄存器。 */
#define DDRC_CTRL_SFC_REG              (CSR_DMC_BASE + 0xC)   /* DDRC软件配置DDR命令启动寄存器。 */
#define DDRC_CTRL_PERF_REG             (CSR_DMC_BASE + 0x10)  /* DDRC性能统计使能寄存器。 */
#define DDRC_CTRL_MTEST_REG            (CSR_DMC_BASE + 0x14)  /* DDRC软件配置EXMBIST启动寄存器。 */
#define DDRC_CFG_LP_REG                (CSR_DMC_BASE + 0x1C)  /* dfi的lp接口的相关配置寄存器。 */
#define DDRC_CFG_SREF_REG              (CSR_DMC_BASE + 0x20)  /* DDR自刷新配置寄存器。 */
#define DDRC_CFG_PD_REG                (CSR_DMC_BASE + 0x28)  /* DDR低功耗PowerDown状态配置寄存器。 */
#define DDRC_CFG_AREF_REG              (CSR_DMC_BASE + 0x2C)  /* DDRC自动刷新模式配置寄存器。 */
#define DDRC_CFG_ECC_REG               (CSR_DMC_BASE + 0x30)  /* DDRC ECC配置寄存器。 */
#define DDRC_CFG_ERRINJ_REG            (CSR_DMC_BASE + 0x34)  /* DDRC ECC错误注入配置寄存器。 */
#define DDRC_CFG_FIFO_ERRINJ_REG       (CSR_DMC_BASE + 0x38)  /* DDRC ECC错误注入模式配置寄存器。 */
#define DDRC_CFG_OPENPAGE_REG          (CSR_DMC_BASE + 0x3C)  /* DDRC的动态page策略控制寄存器。 */
#define DDRC_CFG_WORKMODE_REG          (CSR_DMC_BASE + 0x40)  /* DDRC工作模式配置寄存器。 */
#define DDRC_CFG_WORKMODE2_REG         (CSR_DMC_BASE + 0x44)  /* DDRC工作模式配置寄存器。 */
#define DDRC_CFG_WORKMODE3_REG         (CSR_DMC_BASE + 0x48)  /* DDRC工作模式配置寄存器。 */
#define DDRC_CFG_OPENPAGE2_REG         (CSR_DMC_BASE + 0x4C)  /* DDR动态Page策略状态寄存器 */
#define DDRC_CFG_DDRMODE_REG           (CSR_DMC_BASE + 0x50)  /* DDR工作模式配置寄存器。 */
#define DDRC_CFG_DIMM_REG              (CSR_DMC_BASE + 0x54)  /* 对接DIMM时工作模式配置寄存器。 */
#define DDRC_CFG_SCRAMB_REG            (CSR_DMC_BASE + 0x58)  /* DDR数据加扰配置寄存器。 */
#define DDRC_CFG_RNKVOL_0_REG          (CSR_DMC_BASE + 0x60)  /* DDRC控制的每个RANK的DDR容量配置寄存器。 */
#define DDRC_CFG_RNKVOL_1_REG          (CSR_DMC_BASE + 0x64)  /* DDRC控制的每个RANK的DDR容量配置寄存器。 */
#define DDRC_CFG_ODT_0_REG             (CSR_DMC_BASE + 0xA0)  /* DDR的ODT特性配置寄存器。 */
#define DDRC_CFG_ODT_1_REG             (CSR_DMC_BASE + 0xA4)  /* DDR的ODT特性配置寄存器。 */
#define DDRC_CFG_ODT_2_REG             (CSR_DMC_BASE + 0xA8)  /* DDR的ODT特性配置寄存器。 */
#define DDRC_CFG_ODT_3_REG             (CSR_DMC_BASE + 0xAC)  /* DDR的ODT特性配置寄存器。 */
#define DDRC_CFG_ODT_4_REG             (CSR_DMC_BASE + 0xB0)  /* DDR的ODT特性配置寄存器。 */
#define DDRC_CFG_ODT_5_REG             (CSR_DMC_BASE + 0xB4)  /* DDR的ODT特性配置寄存器。 */
#define DDRC_CFG_ODT_6_REG             (CSR_DMC_BASE + 0xB8)  /* DDR的ODT特性配置寄存器。 */
#define DDRC_CFG_ODT_7_REG             (CSR_DMC_BASE + 0xBC)  /* DDR的ODT特性配置寄存器。 */
#define DDRC_CFG_CA_ODT_REG            (CSR_DMC_BASE + 0xE0)  /* LPDDR4的CA_ODT的配置寄存器。 */
#define DDRC_CFG_TIMING0_REG           (CSR_DMC_BASE + 0x100) /* DDRC的时序参数寄存器0。 */
#define DDRC_CFG_TIMING1_REG           (CSR_DMC_BASE + 0x104) /* DDRC的时序参数寄存器1。 */
#define DDRC_CFG_TIMING2_REG           (CSR_DMC_BASE + 0x108) /* DDRC的时序参数寄存器2。 */
#define DDRC_CFG_TIMING3_REG           (CSR_DMC_BASE + 0x10C) /* DDRC的时序参数寄存器3。 */
#define DDRC_CFG_TIMING4_REG           (CSR_DMC_BASE + 0x110) /* DDRC的时序参数寄存器4。 */
#define DDRC_CFG_TIMING5_REG           (CSR_DMC_BASE + 0x114) /* DDRC的时序参数寄存器5。 */
#define DDRC_CFG_TIMING6_REG           (CSR_DMC_BASE + 0x118) /* DDRC的时序参数寄存器6。 */
#define DDRC_CFG_TIMING7_REG           (CSR_DMC_BASE + 0x11C) /* DDRC的时序参数寄存器7。 */
#define DDRC_CFG_TIMING8_REG           (CSR_DMC_BASE + 0x120) /* DDRC的时序参数寄存器8。 */
#define DDRC_CFG_NXT_TIMING0_REG       (CSR_DMC_BASE + 0x124) /* 用于频率切换DDRC的时序参数寄存器0。 */
#define DDRC_CFG_NXT_TIMING1_REG       (CSR_DMC_BASE + 0x128) /* 用于频率切换的DDRC的时序参数寄存器1。 */
#define DDRC_CFG_NXT_TIMING2_REG       (CSR_DMC_BASE + 0x12C) /* 用于频率切换的DDRC的时序参数寄存器2。 */
#define DDRC_CFG_NXT_TIMING3_REG       (CSR_DMC_BASE + 0x130) /* 用于频率切换的DDRC的时序参数寄存器3。 */
#define DDRC_CFG_NXT_TIMING4_REG       (CSR_DMC_BASE + 0x134) /* 用于频率切换的DDRC的时序参数寄存器4。 */
#define DDRC_CFG_NXT_TIMING5_REG       (CSR_DMC_BASE + 0x138) /* 用于频率切换的DDRC的时序参数寄存器5。 */
#define DDRC_CFG_NXT_TIMING6_REG       (CSR_DMC_BASE + 0x13C) /* 用于频率切换的DDRC的时序参数寄存器6。 */
#define DDRC_CFG_NXT_TIMING7_REG       (CSR_DMC_BASE + 0x140) /* 用于频率切换的DDRC的时序参数寄存器7。 */
#define DDRC_CFG_NXT_TIMING8_REG       (CSR_DMC_BASE + 0x144) /* DDRC的时序参数寄存器8。 */
#define DDRC_CFG_BLDATA_REG            (CSR_DMC_BASE + 0x148) /* DDRC写数据预接收写数据配置寄存器。 */
#define DDRC_CFG_DMCLVL_REG            (CSR_DMC_BASE + 0x14C) /* DDR控制器命令队列深度水线配置寄存器。 */
#define DDRC_CFG_TIMEOUT_REG           (CSR_DMC_BASE + 0x150) /* 命令TIMEOUT配置寄存器。 */
#define DDRC_CFG_QOS_REG               (CSR_DMC_BASE + 0x154) /* 命令QOS配置寄存器。 */
#define DDRC_CFG_EXMBIST_CMD_REG       (CSR_DMC_BASE + 0x158) /* EXMBIST模块的命令配置寄存器。 */
#define DDRC_CFG_EXMBIST_DAT_REG       (CSR_DMC_BASE + 0x15C) /* DDRC_CFG_EXMBIST_DAT模块的数据DIN数据配置寄存器。 */
#define DDRC_CFG_MBIST_REG             (CSR_DMC_BASE + 0x160) /* MBIST的rank配置寄存器。 */
#define DDRC_CFG_EXMBIST_CLK_MODE_REG  (CSR_DMC_BASE + 0x164) /* EXMBIST时钟模式设置 */
#define DDRC_CFG_OSC_PRD_REG           (CSR_DMC_BASE + 0x178) /* Oscillator的读取间隔配置寄存器。 */
#define DDRC_CFG_OSC_CFG_REG           (CSR_DMC_BASE + 0x17C) /* Oacillator的配置寄存器。 */
#define DDRC_CFG_TRAIN_REG             (CSR_DMC_BASE + 0x180) /* DDRC训练寄存器。 */
#define DDRC_CFG_DFI_LAT0_REG          (CSR_DMC_BASE + 0x184) /* dfi接口时序配置寄存器. */
#define DDRC_CFG_DFI_LAT1_REG          (CSR_DMC_BASE + 0x188) /* dfi接口时序配置寄存器. */
#define DDRC_CFG_REC0_REG              (CSR_DMC_BASE + 0x190) /* DDR4错误恢复配置寄存器0。 */
#define DDRC_CFG_REC1_REG              (CSR_DMC_BASE + 0x194) /* DDR4错误恢复配置寄存器1。 */
#define DDRC_CFG_CRC_REG               (CSR_DMC_BASE + 0x198) /* DDR4 CRC配置寄存器。 */
#define DDRC_CFG_CRC_ERRINJ0_REG       (CSR_DMC_BASE + 0x1A0) /* CRC错误注入配置寄存器0。 */
#define DDRC_CFG_CRC_ERRINJ1_REG       (CSR_DMC_BASE + 0x1A4) /* CRC错误注入配置寄存器1。 */
#define DDRC_CFG_PAR_ERRINJ0_REG       (CSR_DMC_BASE + 0x1A8) /* PAR错误注入配置寄存器0。 */
#define DDRC_CFG_PAR_ERRINJ1_REG       (CSR_DMC_BASE + 0x1AC) /* PAR错误注入配置寄存器1。 */
#define DDRC_CFG_DDRPHY_REG            (CSR_DMC_BASE + 0x200) /* DDR IO配置寄存器。 */
#define DDRC_CFG_AGING_REG             (CSR_DMC_BASE + 0x204) /* DDRC_CFG_AGING是PHY的防老化配置寄存器。 */
#define DDRC_CFG_SFC_TIM_REG           (CSR_DMC_BASE + 0x20C) /* DDRC软件配置DDR命令的时序寄存器。 */
#define DDRC_CFG_SFC_REG               (CSR_DMC_BASE + 0x210) /* DDRC软件配置DDR命令属性命令。 */
#define DDRC_CFG_SFC_ADDR0_REG         (CSR_DMC_BASE + 0x214) /* SFC命令Que的配置寄存器。 */
#define DDRC_CFG_SFC_ADDR1_REG         (CSR_DMC_BASE + 0x218) /* SFC读写DRAM地址配置寄存器。 */
#define DDRC_CFG_SFC_WDATA_REG         (CSR_DMC_BASE + 0x21C) /* SFC写数据配置寄存器。 */
#define DDRC_CFG_SFC_WCTRL_REG         (CSR_DMC_BASE + 0x220) /* SFC写数据配置寄存器。 */
#define DDRC_CFG_SFC_MASK0_REG         (CSR_DMC_BASE + 0x224) /* DDRC软件配置DDR命令MASK寄存器。 */
#define DDRC_CFG_SFC_MASK1_REG         (CSR_DMC_BASE + 0x228) /* DDRC软件配置DDR命令MASK寄存器。 */
#define DDRC_CFG_TMON_REG              (CSR_DMC_BASE + 0x240) /* LPDDR2/LPDDR3器件温度检测周期配置寄存器。 */
#define DDRC_CFG_TMON_RANK_REG         (CSR_DMC_BASE + 0x244) /* LPDDR2/LPDDR3器件温度检测RANK配置寄存器。 */
#define DDRC_CFG_TMON_AREF_REG         (CSR_DMC_BASE + 0x248) /* LPDDR2/LPDDR3器件温度检测刷新配置寄存器。 */
#define DDRC_CFG_EXRESP_REG            (CSR_DMC_BASE + 0x24C) /* 返回额外的系统响应配置寄存器。 */
#define DDRC_CFG_MRR_MAP_REG           (CSR_DMC_BASE + 0x250) /* 单板连接重映射配置寄存器。 */
#define DDRC_CFG_STADAT_REG            (CSR_DMC_BASE + 0x254) /* DDRC数据统计使能寄存器。 */
#define DDRC_CFG_DATMIN_REG            (CSR_DMC_BASE + 0x258) /* DMC数据计数的最小阀值寄存器。 */
#define DDRC_CFG_DATMAX_REG            (CSR_DMC_BASE + 0x25C) /* DMC数据计数的最大阀值寄存器。 */
#define DDRC_CFG_STACMD_REG            (CSR_DMC_BASE + 0x260) /* DDRC性能统计使能寄存器。 */
#define DDRC_CFG_CMDMIN_REG            (CSR_DMC_BASE + 0x264) /* DMC命令计数的最小阀值寄存器。 */
#define DDRC_CFG_CMDMAX_REG            (CSR_DMC_BASE + 0x268) /* DMC命令计数的最大阀值寄存器。 */
#define DDRC_CFG_PERF_REG              (CSR_DMC_BASE + 0x26C) /* DDR性能统计的模式配置寄存器。 */
#define DDRC_CFG_STAID_REG             (CSR_DMC_BASE + 0x270) /* DDR性能统计的命令ID配置寄存器。 */
#define DDRC_CFG_STAIDMSK_REG          (CSR_DMC_BASE + 0x274) /* DDR性能统计的命令ID MASK配置寄存器。 */
#define DDRC_CFG_DUM_EN_REG            (CSR_DMC_BASE + 0x278) /* DDR的dummy read开关控制寄存器。 */
#define DDRC_CFG_DUM_CFG_REG           (CSR_DMC_BASE + 0x27C) /* DDR的dummy read功能的配置寄存器。 */
#define DDRC_INTMSK_REG                (CSR_DMC_BASE + 0x280) /* DDRC中断屏蔽寄存器。 */
#define DDRC_RINT_REG                  (CSR_DMC_BASE + 0x284) /* DDRC原始中断寄存器。 */
#define DDRC_INTSTS_REG                (CSR_DMC_BASE + 0x288) /* DDRC中断状态寄存器。 */
#define DDRC_CURR_STATUS_REG           (CSR_DMC_BASE + 0x290) /* DDRC状态寄存器。 */
#define DDRC_CURR_FUNC_REG             (CSR_DMC_BASE + 0x294) /* DDRC FUNC模块状态寄存器。 */
#define DDRC_CURR_FUNC2_REG            (CSR_DMC_BASE + 0x298) /* DDRC FUNC模块状态寄存器。 */
#define DDRC_CURR_FUNC3_REG            (CSR_DMC_BASE + 0x29C) /* DDRC FUNC模块状态寄存器。 */
#define DDRC_CURR_EXECST_REG           (CSR_DMC_BASE + 0x2A0) /* DDRC命令状态机状态。 */
#define DDRC_CURR_WGFIFOST_REG         (CSR_DMC_BASE + 0x2A4) /* DDRC写FIFO空满状态寄存器。 */
#define DDRC_CFG_ECC_CTRL_REG          (CSR_DMC_BASE + 0x2A8) /* DDRC单/多比特第一次和最后一次结果读取控制寄存器。 */
#define DDRC_HIS_SERR_ID_REG           (CSR_DMC_BASE + 0x2AC) /* DDRC EC单比特错误ID寄存器。 */
#define DDRC_HIS_SERR_ADR0_REG         (CSR_DMC_BASE + 0x2D0) /* DDRC ECC单比特错误低位地址状态寄存器0。 */
#define DDRC_HIS_SERR_ADR1_REG         (CSR_DMC_BASE + 0x2D4) /* DDRC ECC单比特错误高位地址状态寄存器1。 */
#define DDRC_HIS_SERR_RDATA0_REG       (CSR_DMC_BASE + 0x2D8) /* DDR ECC单比特错误读数据0。 */
#define DDRC_HIS_SERR_RDATA1_REG       (CSR_DMC_BASE + 0x2DC) /* DDR ECC单比特错误读数据1。 */
#define DDRC_HIS_SERR_RDATA2_REG       (CSR_DMC_BASE + 0x2E0) /* DDR ECC单比特错误读数据2。 */
#define DDRC_HIS_SERR_RDATA3_REG       (CSR_DMC_BASE + 0x2E4) /* DDR ECC单比特错误读数据3。 */
#define DDRC_HIS_SERR_RDATA4_REG       (CSR_DMC_BASE + 0x2E8) /* DDR ECC单比特错误读数据4。 */
#define DDRC_HIS_SERR_RDATA5_REG       (CSR_DMC_BASE + 0x2EC) /* DDR ECC单比特错误读数据5。 */
#define DDRC_HIS_SERR_RDATA6_REG       (CSR_DMC_BASE + 0x2F0) /* DDR ECC单比特错误读数据6。 */
#define DDRC_HIS_SERR_RDATA7_REG       (CSR_DMC_BASE + 0x2F4) /* DDR ECC单比特错误读数据7。 */
#define DDRC_HIS_SERR_RDATA8_REG       (CSR_DMC_BASE + 0x2F8) /* DDR ECC单比特错误读数据8。 */
#define DDRC_HIS_SERR_EXPDATA0_REG     (CSR_DMC_BASE + 0x2FC) /* DDR ECC单比特错误时期望的正确读数据0。 */
#define DDRC_HIS_SERR_EXPDATA1_REG     (CSR_DMC_BASE + 0x300) /* DDR ECC单比特错误时期望的正确读数据1。 */
#define DDRC_HIS_SERR_EXPDATA2_REG     (CSR_DMC_BASE + 0x304) /* DDR ECC单比特错误时期望的正确读数据2。 */
#define DDRC_HIS_SERR_EXPDATA3_REG     (CSR_DMC_BASE + 0x308) /* DDR ECC单比特错误时期望的正确读数据3。 */
#define DDRC_HIS_SERR_EXPDATA4_REG     (CSR_DMC_BASE + 0x30C) /* DDR ECC单比特错误时期望的正确读数据4。 */
#define DDRC_HIS_SERR_EXPDATA5_REG     (CSR_DMC_BASE + 0x310) /* DDR ECC单比特错误时期望的正确读数据5。 */
#define DDRC_HIS_SERR_EXPDATA6_REG     (CSR_DMC_BASE + 0x314) /* DDR ECC单比特错误时期望的正确读数据6。 */
#define DDRC_HIS_SERR_EXPDATA7_REG     (CSR_DMC_BASE + 0x318) /* DDR ECC单比特错误时期望的正确读数据7。 */
#define DDRC_HIS_SERR_EXPDATA8_REG     (CSR_DMC_BASE + 0x31C) /* DDR ECC单比特错误时期望的正确读数据8。 */
#define DDRC_HIS_MERR_ADR0_REG         (CSR_DMC_BASE + 0x320) /* DDRC ECC多比特错误低位地址状态寄存器0。 */
#define DDRC_HIS_MERR_ADR1_REG         (CSR_DMC_BASE + 0x324) /* DDRC ECC多比特错误高位地址状态寄存器1。 */
#define DDRC_HIS_MERR_ID_REG           (CSR_DMC_BASE + 0x328) /* DDRC ECC多比特错误ID寄存器。 */
#define DDRC_HIS_MERR_RDATA0_REG       (CSR_DMC_BASE + 0x330) /* DDR ECC多比特错误读数据0。 */
#define DDRC_HIS_MERR_RDATA1_REG       (CSR_DMC_BASE + 0x334) /* DDR ECC多比特错误读数据1。 */
#define DDRC_HIS_MERR_RDATA2_REG       (CSR_DMC_BASE + 0x338) /* DDR ECC多比特错误读数据2。 */
#define DDRC_HIS_MERR_RDATA3_REG       (CSR_DMC_BASE + 0x33C) /* DDR ECC多比特错误读数据3。 */
#define DDRC_HIS_MERR_RDATA4_REG       (CSR_DMC_BASE + 0x340) /* DDR ECC多比特错误读数据4。 */
#define DDRC_HIS_MERR_RDATA5_REG       (CSR_DMC_BASE + 0x344) /* DDR ECC多比特错误读数据5。 */
#define DDRC_HIS_MERR_RDATA6_REG       (CSR_DMC_BASE + 0x348) /* DDR ECC多比特错误读数据6。 */
#define DDRC_HIS_MERR_RDATA7_REG       (CSR_DMC_BASE + 0x34C) /* DDR ECC多比特错误读数据7。 */
#define DDRC_HIS_MERR_RDATA8_REG       (CSR_DMC_BASE + 0x350) /* DDR ECC多比特错误读数据8。 */
#define DDRC_HIS_MERR_EXPDATA0_REG     (CSR_DMC_BASE + 0x354) /* DDR ECC多比特错误时期望的正确读数据0。 */
#define DDRC_HIS_MERR_EXPDATA1_REG     (CSR_DMC_BASE + 0x358) /* DDR ECC多比特错误时期望的正确读数据1。 */
#define DDRC_HIS_MERR_EXPDATA2_REG     (CSR_DMC_BASE + 0x35C) /* DDR ECC多比特错误时期望的正确读数据2。 */
#define DDRC_HIS_MERR_EXPDATA3_REG     (CSR_DMC_BASE + 0x360) /* DDR ECC多比特错误时期望的正确读数据3。 */
#define DDRC_HIS_MERR_EXPDATA4_REG     (CSR_DMC_BASE + 0x364) /* DDR ECC多比特错误时期望的正确读数据4。 */
#define DDRC_HIS_MERR_EXPDATA5_REG     (CSR_DMC_BASE + 0x368) /* DDR ECC多比特错误时期望的正确读数据5。 */
#define DDRC_HIS_MERR_EXPDATA6_REG     (CSR_DMC_BASE + 0x36C) /* DDR ECC多比特错误时期望的正确读数据6。 */
#define DDRC_HIS_MERR_EXPDATA7_REG     (CSR_DMC_BASE + 0x370) /* DDR ECC多比特错误时期望的正确读数据7。 */
#define DDRC_HIS_MERR_EXPDATA8_REG     (CSR_DMC_BASE + 0x374) /* DDR ECC多比特错误时期望的正确读数据8。 */
#define DDRC_HIS_SERRCNT_REG           (CSR_DMC_BASE + 0x378) /* DDRC的ECC错误统计寄存器。 */
#define DDRC_HIS_MERRCNT_REG           (CSR_DMC_BASE + 0x37C) /* DDRC的ECC错误统计寄存器。 */
#define DDRC_HIS_FLUX_WR_REG           (CSR_DMC_BASE + 0x380) /* DDRC所有写命令流量统计寄存器。 */
#define DDRC_HIS_FLUX_RD_REG           (CSR_DMC_BASE + 0x384) /* DDRC所有读命令流量统计寄存器。 */
#define DDRC_HIS_FLUX_WCMD_REG         (CSR_DMC_BASE + 0x388) /* DDRC所有写命令数目。 */
#define DDRC_HIS_FLUX_RCMD_REG         (CSR_DMC_BASE + 0x38C) /* DDRC所有读命令数目。 */
#define DDRC_HIS_FLUXID_WR_REG         (CSR_DMC_BASE + 0x390) /* DDRC指定ID写流量统计寄存器。 */
#define DDRC_HIS_FLUXID_RD_REG         (CSR_DMC_BASE + 0x394) /* DDRC指定ID读流量统计寄存器。 */
#define DDRC_HIS_FLUXID_WCMD_REG       (CSR_DMC_BASE + 0x398) /* DDRC指定ID所有写命令数目。 */
#define DDRC_HIS_FLUXID_RCMD_REG       (CSR_DMC_BASE + 0x39C) /* DDRC指定ID所有读命令数目。 */
#define DDRC_HIS_WLATCNT0_REG          (CSR_DMC_BASE + 0x3A0) /* DDRC指定ID的写命令Latency统计寄存器0。 */
#define DDRC_HIS_WLATCNT1_REG          (CSR_DMC_BASE + 0x3A4) /* DDRC指定ID的写命令Latency统计寄存器1。 */
#define DDRC_HIS_RLATCNT0_REG          (CSR_DMC_BASE + 0x3A8) /* DDRC指定ID的读命令Latency统计寄存器0。 */
#define DDRC_HIS_RLATCNT1_REG          (CSR_DMC_BASE + 0x3AC) /* DDRC指定ID的读命令Latency统计寄存器1。 */
#define DDRC_HIS_INHERE_RLAT_CNT_REG   (CSR_DMC_BASE + 0x3B0) /* 读通道固有延时寄存器。 */
#define DDRC_STAT_RPT_REG              (CSR_DMC_BASE + 0x3B4) /* DMC命令计数的累积寄存器的读指针。 */
#define DDRC_HIS_CMD_SUM_REG           (CSR_DMC_BASE + 0x3B8) /* DMC命令计数的累积寄存器。 */
#define DDRC_HIS_DAT_SUM_REG           (CSR_DMC_BASE + 0x3BC) /* DMC数据计数的累积寄存器。 */
#define DDRC_HIS_PRE_CMD_REG           (CSR_DMC_BASE + 0x3C0) /* DDRC所有统计的PRECHARGE命令个数。 */
#define DDRC_HIS_ACT_CMD_REG           (CSR_DMC_BASE + 0x3C4) /* DDRC所有统计的ACTIVE命令个数。 */
#define DDRC_HIS_BNK_CHG_REG           (CSR_DMC_BASE + 0x3C8) /* DDRC所有统计的BANK切换次数。 */
#define DDRC_HIS_RNK_CHG_REG           (CSR_DMC_BASE + 0x3CC) /* DDRC所有统计的读写命令片选切换次数。 */
#define DDRC_HIS_RW_CHG_REG            (CSR_DMC_BASE + 0x3D0) /* DDRC所有统计的读写命令切换次数。 */
#define DDRC_HIS_TMON_ERR_REG          (CSR_DMC_BASE + 0x3E0) /* DMC循环读取LPDDR2/LPDDR3温度的错误状态寄存器。 */
#define DDRC_HIS_RERR_ADDRL_REG        (CSR_DMC_BASE + 0x3F0) /* 访问DMC禁止的RANK错误低位地址寄存器。 */
#define DDRC_HIS_RERR_ADDRH_REG        (CSR_DMC_BASE + 0x3F4) /* 访问DMC禁止的RANK错误高位地址寄存器。 */
#define DDRC_HIS_RERR_ID_REG           (CSR_DMC_BASE + 0x3F8) /* 访问DMC禁止的RANK错误ID寄存器。 */
#define DDRC_HIS_RERR_CNT_REG          (CSR_DMC_BASE + 0x3FC) /* 访问DMC禁止的RANK累积错误个数寄存器。 */
#define DDRC_HIS_REC_ERR0_REG          (CSR_DMC_BASE + 0x400) /* DMC错误恢复过程中错误信息寄存器0。 */
#define DDRC_HIS_REC_ERR1_REG          (CSR_DMC_BASE + 0x404) /* DMC错误恢复过程中错误信息寄存器1。 */
#define DDRC_HIS_EXMBIST_STATUS_REG    (CSR_DMC_BASE + 0x40C) /* EXMBIST模块的状态寄存器。 */
#define DDRC_HIS_SFC_RDATA_REG         (CSR_DMC_BASE + 0x4A8) /* SFC读数据寄存器。 */
#define DDRC_SFC_RCTRL_REG             (CSR_DMC_BASE + 0x4AC) /* SFC读数据指针寄存器。 */
#define DDRC_HIS_SFC_RDATA0_DBI_REG    (CSR_DMC_BASE + 0x4C8) /* 读数据对应的DBI寄存器。 */
#define DDRC_HIS_SFC_RDATA1_DBI_REG    (CSR_DMC_BASE + 0x4CC) /* 读数据对应的DBI寄存器。 */
#define DDRC_HIS_SFC_RDATA_ECC_DBI_REG (CSR_DMC_BASE + 0x4D0) /* 读ECC数据对应的DBI寄存器。 */
#define DDRC_FUNC_STAT0_REG            (CSR_DMC_BASE + 0x4D4) /* fun的握手状态寄存器0。 */
#define DDRC_FUNC_STAT1_REG            (CSR_DMC_BASE + 0x4D8) /* fun的握手状态寄存器1。 */
#define DDRC_FUNC_STAT2_REG            (CSR_DMC_BASE + 0x4DC) /* fun的握手状态寄存器2。 */
#define DDRC_FUNC_STAT3_REG            (CSR_DMC_BASE + 0x4E0) /* fun的握手状态寄存器3。 */
#define DDRC_FUNC_STAT4_REG            (CSR_DMC_BASE + 0x4E4) /* fun的握手状态寄存器4。 */
#define DDRC_FUNC_STAT5_REG            (CSR_DMC_BASE + 0x4E8) /* fun的握手状态寄存器5。 */
#define DDRC_FUNC_STAT6_REG            (CSR_DMC_BASE + 0x4EC) /* fun的握手状态寄存器6。 */
#define DDRC_FUNC_STAT7_REG            (CSR_DMC_BASE + 0x4F0) /* fun的握手状态寄存器7。 */
#define DDRC_FUNC_STAT8_REG            (CSR_DMC_BASE + 0x4F4) /* fun的握手状态寄存器8。 */
#define DDRC_FUNC_STAT9_REG            (CSR_DMC_BASE + 0x4F8) /* fun的握手状态寄存器9。 */
#define DDRC_FUNC_STAT10_REG           (CSR_DMC_BASE + 0x4FC) /* fun的握手状态寄存器10。 */
#define DDRC_FUNC_STAT11_REG           (CSR_DMC_BASE + 0x500) /* fun的握手状态寄存器11。 */
#define DDRC_DMC_STAT12_REG            (CSR_DMC_BASE + 0x504) /* fun的握手状态寄存器12。 */
#define DDRC_TEST_RAM_TMOD_REG         (CSR_DMC_BASE + 0x508) /* DDR 中RAM的测试模式配置寄存器。 */
#define DDRC_TEST_RTL_CFG0_REG         (CSR_DMC_BASE + 0x510) /* DDRC RTL参数信息寄存器0。 */
#define DDRC_TEST_RTL_CFG1_REG         (CSR_DMC_BASE + 0x514) /* DDRC RTL参数信息寄存器1。 */
#define DDRC_TEST_RTL_CFG2_REG         (CSR_DMC_BASE + 0x518) /* DDRC RTL参数信息寄存器2。 */
#define DDRC_OSC_COUNT_0_REG           (CSR_DMC_BASE + 0x520) /* Oscillator回读的值及基准寄存器的值。 */
#define DDRC_OSC_COUNT_1_REG           (CSR_DMC_BASE + 0x524) /* Oscillator回读的值及基准寄存器的值。 */
#define DDRC_OSC_COUNT_2_REG           (CSR_DMC_BASE + 0x528) /* Oscillator回读的值及基准寄存器的值。 */
#define DDRC_OSC_COUNT_3_REG           (CSR_DMC_BASE + 0x52C) /* Oscillator回读的值及基准寄存器的值。 */
#define DDRC_OSC_COUNT_4_REG           (CSR_DMC_BASE + 0x530) /* Oscillator回读的值及基准寄存器的值。 */
#define DDRC_OSC_COUNT_5_REG           (CSR_DMC_BASE + 0x534) /* Oscillator回读的值及基准寄存器的值。 */
#define DDRC_OSC_COUNT_6_REG           (CSR_DMC_BASE + 0x538) /* Oscillator回读的值及基准寄存器的值。 */
#define DDRC_OSC_COUNT_7_REG           (CSR_DMC_BASE + 0x53C) /* Oscillator回读的值及基准寄存器的值。 */
#define DDRC_EDXN_DQMAP_0_REG          (CSR_DMC_BASE + 0x580) /* 偶数rank的DQ MAP寄存器。 */
#define DDRC_EDXN_DQMAP_1_REG          (CSR_DMC_BASE + 0x588) /* 偶数rank的DQ MAP寄存器。 */
#define DDRC_EDXN_DQMAP_2_REG          (CSR_DMC_BASE + 0x590) /* 偶数rank的DQ MAP寄存器。 */
#define DDRC_EDXN_DQMAP_3_REG          (CSR_DMC_BASE + 0x598) /* 偶数rank的DQ MAP寄存器。 */
#define DDRC_EDXN_DQMAP_4_REG          (CSR_DMC_BASE + 0x5A0) /* 偶数rank的DQ MAP寄存器。 */
#define DDRC_EDXN_DQMAP_5_REG          (CSR_DMC_BASE + 0x5A8) /* 偶数rank的DQ MAP寄存器。 */
#define DDRC_EDXN_DQMAP_6_REG          (CSR_DMC_BASE + 0x5B0) /* 偶数rank的DQ MAP寄存器。 */
#define DDRC_EDXN_DQMAP_7_REG          (CSR_DMC_BASE + 0x5B8) /* 偶数rank的DQ MAP寄存器。 */
#define DDRC_EDXN_DQMAP_8_REG          (CSR_DMC_BASE + 0x5C0) /* 偶数rank的DQ MAP寄存器。 */
#define DDRC_ODXN_DQMAP_0_REG          (CSR_DMC_BASE + 0x584) /* 奇数rank的DQ MAP寄存器。 */
#define DDRC_ODXN_DQMAP_1_REG          (CSR_DMC_BASE + 0x58C) /* 奇数rank的DQ MAP寄存器。 */
#define DDRC_ODXN_DQMAP_2_REG          (CSR_DMC_BASE + 0x594) /* 奇数rank的DQ MAP寄存器。 */
#define DDRC_ODXN_DQMAP_3_REG          (CSR_DMC_BASE + 0x59C) /* 奇数rank的DQ MAP寄存器。 */
#define DDRC_ODXN_DQMAP_4_REG          (CSR_DMC_BASE + 0x5A4) /* 奇数rank的DQ MAP寄存器。 */
#define DDRC_ODXN_DQMAP_5_REG          (CSR_DMC_BASE + 0x5AC) /* 奇数rank的DQ MAP寄存器。 */
#define DDRC_ODXN_DQMAP_6_REG          (CSR_DMC_BASE + 0x5B4) /* 奇数rank的DQ MAP寄存器。 */
#define DDRC_ODXN_DQMAP_7_REG          (CSR_DMC_BASE + 0x5BC) /* 奇数rank的DQ MAP寄存器。 */
#define DDRC_ODXN_DQMAP_8_REG          (CSR_DMC_BASE + 0x5C4) /* 奇数rank的DQ MAP寄存器。 */
#define DDRC_CFG_SFC_EXTCMD_CTRL_REG   (CSR_DMC_BASE + 0x600) /* SFC扩展命令控制寄存器。 */
#define DDRC_CFG_SFC_LOOP_CTRL_REG     (CSR_DMC_BASE + 0x604) /* SFC命令序列执行循环次数设置。 */
#define DDRC_CFG_SFC_BER_RD_RPT_REG    (CSR_DMC_BASE + 0x608) /* BER测试连续读命令循环次数设置。 */
#define DDRC_CFG_SFC_HEAD_TAIL_CUT_REG (CSR_DMC_BASE + 0x60C) /* BER测试掐头去尾设置。 */
#define DDRC_CFG_SFC_PAT_PRD_REG       (CSR_DMC_BASE + 0x610) /* SFC pattern周期设置寄存器。 */
#define DDRC_CFG_SFC_WL_CTRL_REG       (CSR_DMC_BASE + 0x614) /* SFC write leveling脉冲配置寄存器 */
#define DDRC_CFG_SFC_ADDR2_REG         (CSR_DMC_BASE + 0x618) /* SFC地址配置寄存器2 */
#define DDRC_CFG_SFC_ADDR3_REG         (CSR_DMC_BASE + 0x61C) /* SFC地址配置寄存器3 */
#define DDRC_CFG_SFC_PAT_SEL_REG       (CSR_DMC_BASE + 0x620) /* SFC pattern选择配置寄存器 */
#define DDRC_CFG_SFC_PAT_SEL_PTR_REG   (CSR_DMC_BASE + 0x624) /* SFC pattern选择配置指针 */
#define DDRC_CFG_SFC_CMP_MASK_REG      (CSR_DMC_BASE + 0x628) /* 读数据比对mask设置 */
#define DDRC_CFG_SFC_CMP_MASK_PTR_REG  (CSR_DMC_BASE + 0x62C) /* 读数据比对mask指针 */
#define DDRC_CFG_SFC_TIM2_REG          (CSR_DMC_BASE + 0x630) /* SFC rank切换保留时序参数。 */
#define DDRC_CFG_SFC_INIT_SEED_REG     (CSR_DMC_BASE + 0x634) /* SFC PRBS序列初始种子 */
#define DDRC_CFG_SFC_INIT_SEED1_REG    (CSR_DMC_BASE + 0x638) /* SFC PRBS序列初始种子1 */
#define DDRC_CFG_SFC_INIT_SEED2_REG    (CSR_DMC_BASE + 0x63C) /* SFC PRBS序列初始种子2 */
#define DDRC_CFG_SFC_INIT_SEED3_REG    (CSR_DMC_BASE + 0x640) /* SFC PRBS序列初始种子3 */
#define DDRC_CFG_SFC_INIT_SEED4_REG    (CSR_DMC_BASE + 0x644) /* SFC PRBS序列初始种子4 */
#define DDRC_CFG_SFC_INIT_SEED5_REG    (CSR_DMC_BASE + 0x648) /* SFC PRBS序列初始种子5 */
#define DDRC_CFG_SFC_INIT_SEED6_REG    (CSR_DMC_BASE + 0x64C) /* SFC PRBS序列初始种子6 */
#define DDRC_CFG_SFC_INIT_SEED7_REG    (CSR_DMC_BASE + 0x650) /* SFC PRBS序列初始种子7 */
#define DDRC_HIS_SFC_DQS_POS_ERR_0_REG (CSR_DMC_BASE + 0x654) /* SFC DQS posedge错误状态信息。 */
#define DDRC_HIS_SFC_DQS_POS_ERR_1_REG (CSR_DMC_BASE + 0x658) /* SFC DQS posedge错误状态信息。 */
#define DDRC_HIS_SFC_DQS_POS_ERR_2_REG (CSR_DMC_BASE + 0x65C) /* SFC DQS posedge错误状态信息。 */
#define DDRC_HIS_SFC_DQS_NEG_ERR_0_REG (CSR_DMC_BASE + 0x660) /* SFC DQS negedge错误状态信息。 */
#define DDRC_HIS_SFC_DQS_NEG_ERR_1_REG (CSR_DMC_BASE + 0x664) /* SFC DQS negedge错误状态信息。 */
#define DDRC_HIS_SFC_DQS_NEG_ERR_2_REG (CSR_DMC_BASE + 0x668) /* SFC DQS negedge错误状态信息。 */
#define DDRC_HIS_SFC_PER_NIB_ERR_REG   (CSR_DMC_BASE + 0x66C) /* SFC per-nibble错误状态信息。 */
#define DDRC_HIS_SFC_PER_BYTE_ERR_REG  (CSR_DMC_BASE + 0x670) /* SFC per-byte错误状态信息。 */
#define DDRC_HIS_SFC_ANY_ERR_REG       (CSR_DMC_BASE + 0x674) /* SFC写读循环有读数据错误。 */
#define DDRC_HIS_SFC_QUE_CUR_PTR_REG   (CSR_DMC_BASE + 0x678) /* SFC命令队列当前指针。 */
#define DDRC_HIS_SFC_ERR_NUM_REG       (CSR_DMC_BASE + 0x67C) /* SFC读数据错误计数。 */
#define DDRC_CFG_AC_ISI_PAT_REG        (CSR_DMC_BASE + 0x680) /* 恶化AC line码间干扰pattern。 */
#define DDRC_CFG_AC_ISI_PTR_REG        (CSR_DMC_BASE + 0x684) /* 恶化AC line码间干扰pattern配置指针。 */
#define DDRC_HIS_BG_CHG_REG            (CSR_DMC_BASE + 0x688) /* DDRC所有统计的BG切换次数。 */
#define DDRC_CURR_EXEC_STATE_REG       (CSR_DMC_BASE + 0x68C) /* DMC_EXEC状态机当前状态。 */
#define DDRC_PHYUPD_REQ_CNT_REG        (CSR_DMC_BASE + 0x690) /* dfi_phyupd_req拉高时间统计。 */
#define DDRC_PHYUPD_EXIT_WAIT_REG      (CSR_DMC_BASE + 0x694) /* PHY UPD退出时间配置 */
#define DDRC_CFG_TIMING9_REG           (CSR_DMC_BASE + 0x698) /* 时序参数设置寄存器9。 */
#define DDRC_CFG_NXT_TIMING9_REG       (CSR_DMC_BASE + 0x69C) /* 用于频率切换的DDRC的时序参数寄存器9。 */
#define DDRC_CFG_CE_CNT_TH_REG         (CSR_DMC_BASE + 0x6A0) /* DMC CE错误计数器门限设置。 */
#define DDRC_CFG_FUNNEL_CTRL_REG       (CSR_DMC_BASE + 0x6A4) /* CE错误漏斗计数控制寄存器。 */
#define DDRC_CFG_FUNNEL_BASE_REG       (CSR_DMC_BASE + 0x6A8) /* CE错误漏斗计数器单位计数。 */
#define DDRC_CFG_FUNNEL_TH_REG         (CSR_DMC_BASE + 0x6AC) /* CE错误漏斗计数器门限设置。 */
#define DDRC_HIS_SRAM_CE_CNT_REG       (CSR_DMC_BASE + 0x6B0) /* SRAM ECC CE错误个数。 */
#define DDRC_HIS_DP_CE_CNT_REG         (CSR_DMC_BASE + 0x6B4) /* 数据通路ECC CE错误个数。 */
#define DDRC_CFG_AC_PIPE_REG           (CSR_DMC_BASE + 0x6B8) /* AC信号pipeline级数设置 */
#define DDRC_HIS_AREF_PSTPND_CNT_REG   (CSR_DMC_BASE + 0x6BC) /* AREF postponed计数器当前值。 */
#define DDRC_PERF_EVENT_EN_REG         (CSR_DMC_BASE + 0x6C0) /* 性能统计事件的使能控制配置 */
#define DDRC_PERF_INTR_REG             (CSR_DMC_BASE + 0x6C4) /* 性能统计事件溢出原始中断状态寄存器 */
#define DDRC_PERF_INTM_REG             (CSR_DMC_BASE + 0x6C8) /* 性能统计事件溢出中断屏蔽寄存器 */
#define DDRC_PERF_INTS_REG             (CSR_DMC_BASE + 0x6CC) /* 性能统计事件溢出中断状态寄存器 */
#define DDRC_PERF_INTC_REG             (CSR_DMC_BASE + 0x6D0) /* 性能统计实际溢出中断清除寄存器 */
#define DDRC_SRAM_ERR_ADDR0_REG        (CSR_DMC_BASE + 0x6D4) /* SRAM ECC错误地址记录0 */
#define DDRC_SRAM_ERR_ADDR1_REG        (CSR_DMC_BASE + 0x6D8) /* SRAM ECC错误地址记录1 */
#define DDRC_SRAM_ERR_ADDR2_REG        (CSR_DMC_BASE + 0x6DC) /* SRAM ECC错误地址记录2 */
#define DDRC_CFG_IN_RANK_MIRROR_REG    (CSR_DMC_BASE + 0x6E0) /* In Rank Mirror功能配置寄存器 */
#define DDRC_CFG_CH_SYNC_AREF_REG      (CSR_DMC_BASE + 0x6E4) /* 通道间同步刷新功能配置寄存器 */
#define DDRC_CFG_RES0_REG              (CSR_DMC_BASE + 0x700) /* DMC保留寄存器0。 */
#define DDRC_CFG_RES1_REG              (CSR_DMC_BASE + 0x704) /* DMC保留寄存器1。 */
#define DDRC_CFG_RES2_REG              (CSR_DMC_BASE + 0x708) /* DMC保留寄存器2。 */
#define DDRC_CFG_RES3_REG              (CSR_DMC_BASE + 0x70C) /* DMC保留寄存器3。 */
#define DDRC_CFG_RES4_REG              (CSR_DMC_BASE + 0x710) /* DMC保留寄存器4。 */
#define DDRC_CFG_RES5_REG              (CSR_DMC_BASE + 0x714) /* DMC保留寄存器5。 */
#define DDRC_CFG_RES6_REG              (CSR_DMC_BASE + 0x718) /* DMC保留寄存器6。 */
#define DDRC_CFG_RES7_REG              (CSR_DMC_BASE + 0x71C) /* DMC保留寄存器7。 */
#define DDRC_CFG_MAGIC_WORD_REG        (CSR_DMC_BASE + 0x7F0) /* DMC magic word。 */
#define DDRC_CFG_VERSION_REG           (CSR_DMC_BASE + 0xC10) /* DMC版本寄存器。 */

#endif // __DDRC_DMC_REG_OFFSET_H__
